MAPEANDO BLOCOS DE INSTRUÇÕES PARA JANELAS DE INSTRUÇÕES BASEADO NO TAMANHO DO BLOCO

IPC Classification

Priority claims

Abstract

A presente invenção refere-se a um núcleo processador em uma microarquitetura baseada em bloco de instruções que utiliza blocos de instruções possuindo cabeçalhos incluindo um índice para uma tabela de tamanhos que pode ser expressa utilizando um dentre memória, registrador, lógica, ou fluxo de código. Uma unidade de controle no núcleo processador determina quantas instruções buscar para um bloco de instruções atual para mapeamento para uma janela de instruções baseado no tamanho do bloco que é indicado a partir da tabela de tamanhos. À medida que tamanhos de bloco de instruções frequentemente são desigualmente distribuídos para um dado programa, a utilização da tabela de tamanhos permite mais flexibilidade ao corresponder blocos de instruções com os tamanhos de segmentos disponíveis na janela de instruções se comparado com disposições nas quais os blocos de instruções possuem um tamanho fixo ou são dimensionados com menos granularidade. Tal flexibilidade pode permitir empacotamento mais denso das instruções, o que aumenta a eficiência do processamento como um todo por reduzir o número de nops (não operações, tais como funções nulas) em um dado bloco de instruções.