SEMICONDUTOR SOBRE ISOLANTE COM TOPOLOGIA DE TENSÃO DE LADO POSTERIOR

IPC Classification

Priority claims

Abstract

As modalidades da presente invenção fornecem no aperfeiçoamento de transistores em uma estrutura de semicondutor com o uso de uma camada de tensão mecânica. A estrutura compreende uma camada padronizada que consiste em uma região escavada e uma região de padrão, uma camada de tensão mecânica localizada na região escavada e na região de padrão, uma camada ativa localizada acima da camada de tensão mecânica, um transistor de efeito de campo formado na camada ativa e uma camada de manípulo localizada acima da camada ativa. O transistor de efeito de campo compreende uma fonte, um dreno e um canal. O canal fica completamente dentro de uma extensão lateral da região de padrão. A fonte e o dreno ficam, cada uma, parcialmente dentro da extensão lateral da região de padrão. A camada de tensão mecânica altera uma mobilidade de portadora do canal. Em algumas modalidades, a camada de tensão mecânica é introduzida ao lado posterior de uma estrutura de semicondutor sobre isolante.