ARQUITETURA CELULAR PADRÃO ADAPTÁVEL E TÉCNICAS DE LAYOUT PARA SOC DIGITAL DE ÁREA BAIXA

IPC Classification

Priority claims

Abstract

ARQUITETURA CELULAR PADRÃO ADAPTÁVEL E TÉCNICAS DE LAYOUT PARA SOC DIGITAL DE ÁREA BAIXA.Um dispositivo CMOS de célula padrão inclui um primeiro trilho de energia (104) que se estende através da célula padrão. O primeiro trilho de energia está conectado a uma de uma primeira tensão ou uma segunda tensão menor do que a primeira tensão. O dispositivo inclui ainda um segundo trilho de energia (118) que se estende através da célula padrão. O segundo trilho de energia está conectado a uma outra da primeira tensão ou a segunda tensão. O segundo trilho de energia inclui uma interconexão de camada M2 e um conjunto de interconexões de camada M1 conectado à interconexão de camada M1. O dispositivo inclui ainda um conjunto de dispositivos de transistores CMOS entre os primeiro e segundo trilhos de energia e alimentado pelos primeiro e segundo trilhos de energia. O dispositivo inclui ainda uma interconexão de camada M1 (124) que se estende sob e ortogonal ao segundo trilho de energia. A interconexão de camada M1 é acoplada ao conjunto de dispositivos de transistores CMOS.