(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

MÉTODO PARA GERENCIAR A CABLAGEM E DESENVOLVIMENTO DE UMA REDE DE INTERCONEXÃO DIRETA IMPLEMENTADO EM UMA TOPOLOGIA TORÓIDE OU ESTRUTURA DE INTERCONEXÃO DE BASE SUPERIOR, PAINEL DE ATUALIZAÇÃO OU CORREÇÃO PASSIVO E BARRAMENTO PCIe PARA USO NA IMPLEMENTAÇÃO DE UMA TOPOLOGIA TORÓIDE OU INITERCONEXÃO DE BASE SUPERIOR

ArquivadaInvention PatentPCT · CA2014000652

Application data

Number

112016003643

Type

Invention Patent

Filing

08/29/2014

Publication

08/01/2017

PCT

CA2014000652

Progress at the INPI

  1. Filing08/29/14
  2. Publication08/01/17
  3. Abandoned
  4. Allowance
  5. Grant
  6. In force

The application was abandoned: the INPI technical office action was not answered in time (art. 36 of the Brazilian IP Act). The technology is in the public domain in Brazil.

Talk to a specialist

Latest action published by the INPI: 03/21/2023. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

D. O. (pessoa física)

CA

Inventors

D. O. (pessoa física)

CA

Technical data

Priority claims

US

61/871,721 · 08/29/2013

Abstract

Resumo"MITODO PARA GERENCIAR A CABLAGEM E DESENVOLVIMENTO DE UMA REDE DEINTERCONEXCO DIRETA IMPLEMENTADO EM UMA TOPOLOGIA TORSIDE OU ESTRUTURA DEINTERCONEXCO DE BASE SUPERIOR, PAINEL DE ATUALIZAGCO OU CORREGCO PASSIVO EBARRAMENTO PCIe PARA USO NA IMPLEMENTAGCO DE UMA TOPOLOGIA TORSIDE OUINTERCONEXCO DE BASE SUPERIOR" A presente invengco proporciona um mitodo para gerenciar acablagem e desenvolvimento de uma rede de interconexco direta implementadoem uma topologia torside ou estrutura de interconexco de base superiorbaseada numa arquitetura que substitui o cartco de interface de rede (NIC)com barramento PCIe de comutagco alojados no servidor. Tambim i fornecidoum painel de atualizagco ou corregco passivo para uso na implementagco dainterconexco, compreendendo: uma placa-mce passiva que abriga aconectividade ns a ns para a interconexco; e pelo menos uma placa deconexco conectada ` placa-mce passiva composta por mzltiplos conectores. Osmzltiplos conectores sco capazes de receber uma entrada de interconexcopara manter a continuidade da topologia torside ou topologia de basesuperior quando nco esta totalmente habilitada. O barramento PCIe parautilizagco na implantagco da interconexco que compreende: pelo menos 4portas elitricas ou spticas para a interconexco; um comutador local; umprocessador com memsria RAM e ROM; e uma interface PCI.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Arquivamento - Art. 36 §1° da LPI

#11.2

03/21/2023

RPI 2724

Exigência - art. 36 da LPI

#6.1

12/06/2022

RPI 2709

Exigência preliminar

#6.21

07/07/2020

RPI 2583

Notificação de acesso ao patrimônio genético

#6.6.1

11/06/2018

RPI 2496

Notificação de entrada na fase nacional - PCT

#1.3

Publicação automática da admissibilidade da fase nacional depositado via PCT . Tratado de cooperação em matéria de Patentes, conforme Instrução Normativa nº 02, de 06/06/2017 publicada na RPI nº 2422, de 06/06/2017.

08/01/2017

RPI 2430

Alteração de dados cadastrais

#1.1

03/08/2016

RPI 2357

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.