MEIO LEGÍVEL POR COMPUTADOR E MÉTODO PARA VALIDAÇÃO E VERIFICAÇÃO DE UM DESENVOLVIMENTO DE SOFTWARE DE REDUNDÂNCIA PARA UM SISTEMA DE CONTROLE LÓGICO PROGRAMÁVEL

IPC Classification

Priority claims

Abstract

RESUMOPatente de Invenção: "SISTEMA E MÉTODO PARA VERIFICAÇÃO E VALIDAÇÃO DE SOFTWARE DE REDUNDÂNCIA EM SISTEMAS PLC". A presente invenção refere-se a métodos formais que são instituídos para verificação e validação de máquina de estado finito (FSM) do software de redundância PLC. O método e sistema são implementados através de cada fase no ciclo de vida do software de redundância; isso é, a fase de exigência, a fase de desenho, a fase de implementação e, finalmente, a fase de integração (incluindo a integração de sistema). Em cada etapa ao longo do caminho, o processo de verificação e validação utiliza ferramentas tal como uma revisão e inspeção com base em lista de verificação, uma análise de capacidade de rastreamento de exigências, verificação formal (verificação de modelo) e similares para garantir que o software de redundância criado seja livre de erro e tenha o desempenho pretendido quando implementado no sistema PLC redundante.