APARELHOS, MÉTODOS E SISTEMAS PARA INSTRUÇÕES DE UM ACELERADOR DE OPERAÇÕES DE MATRIZ

IPC Classification

Priority claims

Abstract

APARELHOS, MÉTODOS E SISTEMAS PARA INSTRUÇÕES DE UM ACELERADOR DE OPERAÇÕES DE MATRIZ. A presente invenção refere-se a sistemas, métodos e aparelhos relacionados a um acelerador de operações de matriz. Em uma modalidade, um processador inclui um circuito acelerador de operações de matriz que inclui uma grade bidimensional de circuitos fundidos de multiplicação e acumulação que é comutável para um modo de agendamento para execução de uma única instrução decodificada, em que o circuito acelerador de operações de matriz carrega um primeiro armazenamento temporário da grade bidimensional de circuitos de multiplicação e acumulação fundidos de uma primeira pluralidade de registros que representa uma primeira matriz bidimensional de entrada, verifica se um segundo armazenamento temporário da grade bidimensional de circuitos de multiplicação e acumulação fundidos armazena uma matriz bidimensional de entrada imediatamente anterior que é a mesma que uma segunda matriz bidimensional de entrada a partir de uma segunda pluralidade de registros que representa a primeira matriz bidimensional de entrada e, quando o segundo armazenamento temporário da grade bidimensional de circuitos de multiplicação e acumulação fundidos armazena a matriz bidimensional de entrada imediatamente anterior, a partir da execução de uma instrução anterior.