CONVERSOR ANALÓGICO PARA DIGITAL DE REGISTRO DE APROXIMAÇÃO SUCESSIVA DE N-BITS E MÉTODO PARA CALIBRAR O MESMO

IPC Classification

Priority claims

Abstract

CONVERSOR ANALÓGICO PARA DIGITAL DE REGISTRO DE APROXIMAÇÃO SUCESSIVA DE N-BITS E MÉTODO PARA CALIBRAR O MESMO. A presente invenção trata de um conversor analógico para digital de registro de aproximação sucessiva de n-bits, SAR ADC. O SAR ADC compreende uma respectiva pluralidade de células de amostragem para cada bit dos n-bits do SAR ADC. Cada célula de amostragem compreende um elemento capacitivo acoplado a uma saída de célula da célula de amostragem a fim de fornecer um sinal de saída de célula. Adicionalmente, cada célula de amostragem compreende uma primeira entrada de célula para receber um primeiro sinal, e um primeiro circuito de comutação com capacidade para seletivamente acoplar a primeira entrada de célula ao elemento capacitivo. Cada célula compreende adicionalmente uma segunda entrada de célula para receber um segundo sinal, e uma terceira entrada de célula para receber um terceiro sinal. O terceiro sinal exibe polaridade oposta em comparação com o segundo sinal. Cada célula de amostragem compreende um segundo circuito de comutação com capacidade para seletivamente acoplar uma dentre a segunda entrada de célula e a terceira entrada de célula ao elemento capacitivo. O SAR ADC compreende adicionalmente pelo menos um circuito comparador acoplado às células de amostragem. O pelo menos um circuito comparador é configurado para emitir um sinal de comparação com base nos sinais de saída de célula das células de amostragem.