(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

MÉTODO DE CONSTRUÇÃO DE UM BUFFER DE POSIÇÕES CHAVEÁVEIS PARA FAZER DIFERENTES TIPOS DE TRANSCODING CONFORME A NORMA ITU-T G.709

ConcedidaInvention Patent

Application data

Number

102015027571

Type

Invention Patent

Filing

10/30/2015

Publication

05/02/2017

Progress at the INPI

  1. Filing10/30/15
  2. Publication05/02/17
  3. Examination
  4. Allowance09/03/24
  5. Grant12/10/24
  6. In force10/30/35

The patent was granted on 12/10/2024 and is in force until 10/30/2035. Until then, no one may make, use or sell the invention in Brazil without the owner's authorisation.

Protection valid until:10/30/2035

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 12/10/2024. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

FUNDACAO CPQD - CENTRO DE PESQUISA E DESENVOLVIMENTO EM TELECOMUNICAÇÕES

SP, BR

See this company's full portfolio

Inventors

A. I. (pessoa física)

BR

Technical data

IPC Classification

Abstract

MÉTODO DE CONSTRUÇÃO DE UM BUFFER DE POSIÇÕES CHAVEÁVEIS PARA FAZER DIFERENTES TIPOS DE TRANSCODING CONFORME A NORMA ITU-T G.709. Novo método de construção de um buffer (Memória temporária) de posições chaveáveis para fazer diferentes tipos de transcoding (Conversor de codificação) conforme a norma ITU-T G.709 (International Telecommunication Union - União internacional de telecomunicações). O qual tem como objetivos principais diminuir o uso de memórias RAM (Randomaccessmemory) para fazer o processo detranscoding para blocos 64b/66b alinhados, conforme a ITU-T, diminuir a quantidade de buffers usados para fazer o processo de transcoding, reduzindo o esforço computacional na síntese lógica, diminuir a complexidade da lógica de controle usada para fazer o processo de transcoding, reduzindo o tempo de latência do transcoding, e reduzir os custos de implementação em hardware especificamente ASIC (Application Specific Integrated Circuits - Circuito integrado de aplicação especifica) e FPGA (Field Programmable Gate Array - Componente de lógica programável-configurável gerador de circuitos), associados com tempo, área, potência e dinheiro.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Concessão da patente

#16.1

Prazo de Validade: 20 (vinte) anos contados a partir de 30/10/2015, observadas as condições legais

12/10/2024

RPI 2814

Deferimento

#9.1

09/03/2024

RPI 2800

Exigência preliminar (variante)

#6.22

05/07/2024

RPI 2783

Notificação de acesso ao patrimônio genético

#6.6.1

10/30/2018

RPI 2495

Publicação do pedido de patente

#3.1

05/02/2017

RPI 2417

Pedido de patente depositado

#2.1

03/08/2016

RPI 2357

Requerimento de pedido de patente

#2.10

Número de Protocolo 860150253584 em 30/10/2015 08:53(WB).

11/17/2015

RPI 2341

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.