(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

SISTEMA DE TESTE FLEXÍVEL PARA TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCIO E MÉTODO DE TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCIO

ConcedidaInvention Patent

Application data

Number

102015013500

Type

Invention Patent

Filing

06/10/2015

Publication

12/27/2016

Progress at the INPI

  1. Filing06/10/15
  2. Publication12/27/16
  3. Examination
  4. Allowance07/12/22
  5. Grant09/27/22
  6. In force06/10/35

The patent was granted on 09/27/2022 and is in force until 06/10/2035. Until then, no one may make, use or sell the invention in Brazil without the owner's authorisation.

Protection valid until:06/10/2035

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 09/27/2022. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

CENTRO NACIONAL DE TECNOLOGIA ELETRÔNICA AVANÇADA S.A.

RS, BR

See this company's full portfolio

Inventors

A. C. (pessoa física)

BR

D. L. (pessoa física)

BR

E. C. (pessoa física)

BR

J. F. (pessoa física)

BR

J. J. (pessoa física)

BR

M. L. (pessoa física)

BR

Technical data

IPC Classification

Abstract

MECANISMO DE TESTE FLEXÍVEL PARA TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCIO E MÉTODO DE TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCI. A presente invenção pertence ao setor tecnológico de sistemas eletrônicos e refere-se, mais especificamente, a um mecanismo flexível para otimizar os procedimentos de testes de circuitos integrados em lâmina de silício (wafer), podendo esses serem executados tanto simultaneamente quanto serialmente. A solução em questão visa uma forma de integração da técnica de transpor sinais de um circuito integrado para as scribe lines, dispostas no wafer, com mecanismos de teste propostos. A solução em questão prevê um mecanismo e interface de testes dotado de três pinos para teste estrutural e funcional associado a um mecanismo de execução de testes simultâneos. Além disso, a invenção proposta visa propor um método para realização de testes simultâneos e seriais de circuitos integrados em wafers.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Concessão da patente

#16.1

Prazo de Validade: 20 (vinte) anos contados a partir de 10/06/2015, observadas as condições legais

09/27/2022

RPI 2699

Deferimento

#9.1

07/12/2022

RPI 2688

Exigência - art. 36 da LPI

#6.1

03/08/2022

RPI 2670

Exigência preliminar (variante)

#6.22

11/09/2021

RPI 2653

Notificação de acesso ao patrimônio genético

#6.6.1

10/30/2018

RPI 2495

Publicação do pedido de patente

#3.1

12/27/2016

RPI 2399

Pedido de patente depositado

#2.1

09/29/2015

RPI 2334

Exigência - art. 21 da LPI

#2.5

07/21/2015

RPI 2324

Requerimento de pedido de patente

#2.10

Número de Protocolo 860150117139 em 10/06/2015 11:09(WB).

06/23/2015

RPI 2320

Related

Same category

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.