ARQUITETURA DE CIRCUITO E MÉTODO PARA PROCESSAMENTO RECURSIVO DE DADOS ACESSADOS DE MEMÓRIA SEM PENALIDADE DE LATÊNCIA

IPC Classification

Abstract

ARQUITETURA DE CIRCUITO E MÉTODO PARA PROCESSAMENTO RECURSIVO DE DADOS ACESSADOS DE MEMÓRIA SEM PENALIDADE DE LATÊNCIA, compreendendo um módulo de processamento recursivo, multiplexador, banco de registro temporário e módulo de controle. Dito módulo de processamento realiza o tratamento de cada dado lido no endereço-x da rajada de leitura recebida, gerando o correspondente comando de reescrita do dado no mesmo endereço-x; dito banco de registro temporário replica o armazenamento de uma pequena quantidade dos dados mais recentes que foram ou estão sendo armazenados na memória e dito módulo de controle determina se o dado a ser lido pelo processamento deve vir pelo barramento de leitura da memória ou se deve ser recuperado do banco de registro local. Cada dado recém e simultaneamente processado na memória e num banco de registradores local é tratado de maneira que se o endereço subsequente de leitura tiver sido atualizado recentemente, o dado será recuperado do banco de registadores local, ao invés de ser lido da memória.