CONVERSOR QUATERNÁRIO ANÁLOGO/DIGITAL PARALELO

IPC Classification

Abstract

A presente invenção tem por objetivo um conversor análogo/digital (ADC) quaternário com quatro níveis lógicos (0, I, 2, 3) com arquitetura paralela para uso geral. O ADC é compatível com o conjunto universal de portas lógicas quaternárias: eANDI, eAND2, eAND3, Sucessor e Máximo (modelo de topografia de hardware número do registro: 20110097112). A lógica quaternária diminui o tamanho do chip diminuindo as interconexões e a quantidade de pinos externos ao chip, aumenta o desempenho dos sistemas de processamento digital comparado com a mesma resolução dos binários. A parte fundamental é utilizar as vantagens dos sistemas quaternários digitais e adequar para o processamento de sinais analógicos. Esta é a razão da necessidade do conversor. O fato de ser compatível com essa álgebra específica permite ter ferramentas de minimização automáticas ("software") e uma metodologia consistente que é uma extensão do processamento binário. Isto permite projetar circuitos digitais quaternários complexos como uma CPU (Unidade central de processamento: microprocessador que são os sistemas mais utilizados na atualidade para este tipo de processamento). Esta arquitetura têm três subsistemas: 1) Comparação do sinal analógico de entrada produzindo o código termómetro; 2) Conversão do código termômetro em código circular; 3) Conversão do código circular em código quaternário.