ARQUITETURA DE HARDWARE DE UM CONVERSOR DIGITAL DE FREQUÊNCIAS DE USO GERAL

IPC Classification

Abstract

RESUMOARQUITETURA DE HARDWARE DE UM CONVERSOR DIGITAL DE FREQUÊNCIAS DE USO GERAL, a presente invenção se aplica ao campo das telecomunicações, mais especificamente à Engenharia de Hardware, no referente a transmissores digitais. Mais especificamente, propõe a arquitetura de hardware de um conversor digital de frequências de uso geral totalmente baseado em hardware reconfigurável, particularmente FPGAs, e que utiliza apenas recursos lógicos básicos encontrados em qualquer marca e modelo, incluindo esta arquitetura um filtro polifásico (1B); um multiplicador complexo (2B), e um oscilador em quadratura (3B). A FIG. 2 mostra a arquitetura do DUC proposto nesta patente. Como pode ser visto, o DUC tem dois caminhos de entrada idênticos, um para a entrada I, conhecida como sinal em fase, e outra para a entrada Q, conhecida como sinal em quadratura. Por esta razão, o DUC aqui proposto também é referido como um DUC complexo. O sinal de entrada passa inicialmente através de um filtro polifásico (1B) que realiza duas tarefas importantes: aumento da taxa de amostragem do sinal de entrada e filtragem das imagens geradas pela interpolação do sinal. Ou seja, após a mudança da taxa de amostragem, o sinal complexo é utilizado para modular uma exponencial complexa gerada pelo oscilador em quadratura. O processo de modulação é executado pelo bloco chamado de multiplicador complexo (2B). O resultado do bloco multiplicador complexo (2B) é um sinal com espectro de frequência centrado na frequência desejada, isto é, a frequência gerada pelo oscilador em quadratura (3B), 0.????????1/1